更低的輸出電壓、更高的電流密度、越來越高的開關(guān)頻率，以及更小的板上空間，這些都是臺式PC機、服務(wù)器、電信負載點(POL)及其他DC/DC轉(zhuǎn)換器系統(tǒng)應(yīng)用中的發(fā)展趨勢。同時，設(shè)計人員也一直努力提高系統(tǒng)效率、降低總體解決方案成本，并簡化設(shè)計。為此，人們已經(jīng)嘗試和測試了多種采用分立式元件的設(shè)計方案。本文總結(jié)了這類方案的發(fā)展歷程，并介紹了多芯片模塊方案將如何應(yīng)對這些設(shè)計挑戰(zhàn)。

　　分立式方案

　　在計算機領(lǐng)域，尤其是在臺式PC機和服務(wù)器方面，典型的VR11.x設(shè)計可能采用基于分立式元件的4相DC/DC解決方案。這種系統(tǒng)通常每相使用3個DPAK封裝的功率器件，1個作為高壓側(cè)開關(guān)，2個作低壓側(cè)開關(guān)。

　　隨著MOSFET技術(shù)的發(fā)展和硅工藝的進步，設(shè)計人員可以不斷優(yōu)化由分立式元件組成的升壓轉(zhuǎn)換器。對高壓側(cè)FET器件，主要的優(yōu)化是如何實現(xiàn)更快的開關(guān)性能、更低的柵極電荷和更小的柵極阻抗值。目前，通過采用更高單位密度的硅技術(shù)，低壓側(cè)FET已實現(xiàn)很低的漏源阻抗。這些改進帶來的是成本逐步下調(diào)，而這也是計算機制造商的迫切要求。但分立方案也有一些局限性：

　　1 系統(tǒng)效率的提高受到限制，原因在于電路板上連接各分立式元件的路徑中以及封裝(如DPAK和SO8)中存在引線寄生電感。這種限制在頻率較高時更為明顯。

    2 占用相當(dāng)大的PCB空間。在臺式機和服務(wù)器中，主板的供電電路最大可占板面積的30%。

　　3 設(shè)計時間更長，產(chǎn)品推出延遲無可避免地使到成本增加。

　　4 元件選擇和驗證時間更長。

　　基于上述種種原因，在設(shè)計闡釋和方法中產(chǎn)生了微小但顯著的變化，推動著計算機產(chǎn)業(yè)向集成式解決方案發(fā)展。

　　多芯片模塊方案

　　多芯片模塊(MCM)是將開關(guān)器件、控制器、驅(qū)動器IC乃至無源器件的任意組合集成在單一封裝中，構(gòu)成一個傳動系統(tǒng)、電源子系統(tǒng)或一個獨立的電源系統(tǒng)。目前市場上已在提供和使用某些MCM，包括控制器+驅(qū)動器+FET組合，以及FET+肖特基二極管組合封裝解決方案。

　　最近，驅(qū)動器+FET的MCM日益流行，尤其在計算機領(lǐng)域，這種MCM概念已經(jīng)存在好些年了。過去，不同半導(dǎo)體公司曾分別做出一些局部性努力，提供這種類型的產(chǎn)品。不過，鑒于對性能、價格和供貨來源等多方面的綜合考慮，市場對之缺乏熱情。加上性能普遍平庸和產(chǎn)品價格高昂，這些因素都阻礙了它進入主流臺式PC機市場，因為價格一直是獲市場采納的決定性因素。

　　英特爾公司曾嘗試將一些倡議標(biāo)準(zhǔn)化，以加速市場采納，當(dāng)中便定義了名為DrMOS的產(chǎn)品標(biāo)準(zhǔn)。這一規(guī)范為標(biāo)準(zhǔn)化的驅(qū)動器+FET型 MCM定義了工作條件、參數(shù)以及尺寸。它的成果是使產(chǎn)品滿足現(xiàn)在為CPU供電的DC/DC轉(zhuǎn)換器的嚴(yán)苛要求。從Revision 1.0在2004年11月發(fā)布以來，DrMOS規(guī)范已經(jīng)存在好幾年了。

　　基于英特爾DrMOS規(guī)范的驅(qū)動器+FET MCM主要有以下優(yōu)點。

　　1 提高系統(tǒng)效率

　　有幾個因素有益于提高DC/DC轉(zhuǎn)換系統(tǒng)的效率。在驅(qū)動器+FET型MCM中，比如飛兆半導(dǎo)體發(fā)表的FDMF8700，內(nèi)部元件在散熱、電氣和機械方面都相互匹配，可針對特定應(yīng)用實現(xiàn)最佳解決方案。這種單芯片中的多元件集成消除了版圖路徑產(chǎn)生的寄生電感并減小了開關(guān)損耗 (尤其是在較高工作頻率下)。

　　封裝是另一個因素。標(biāo)準(zhǔn)化的8mm×8mm模塑無腳封裝(MLP)可消除DPAK和SO8等封裝的系統(tǒng)寄生電感，因而也減小了高頻下的開關(guān)損耗(見圖1)。

圖1  符合英特爾提議的DrMOS標(biāo)準(zhǔn)的8mm X 8mm MLP封裝

　　2 比較分立式方案可節(jié)省更多空間

　　利用1個空間緊湊的8mm×8mm MLP取代3個DPAK器件(1個高壓側(cè)和2個低壓側(cè)FET)和1個SO8封裝驅(qū)動器IC，可節(jié)省多達50%的印制電路板空間(見圖2)。這種集成式方案還能夠?qū)崿F(xiàn)更高的工作頻率；由于設(shè)計人員可以從印刷電路板上去掉那些無源元件(如電容和電感)，因此可以進一步節(jié)省電路板空間。

圖2  新的驅(qū)動器＋FET型MCM實現(xiàn)的4相VR11演示板

　3 設(shè)計更簡易快捷

　　設(shè)計人員面臨的挑戰(zhàn)之一是驅(qū)動器與MOSFET的正確匹配，從而在給定的成本范圍內(nèi)實現(xiàn)最大可能的性能。如圖3所示，對于個給定的MOSFET組合，選擇不同的驅(qū)動器IC時效率曲線的形狀完全不同。這個問題會轉(zhuǎn)化成工程設(shè)計時間，最終使電腦制造商節(jié)省更多成本。

圖3  VR11 DC/DC轉(zhuǎn)換器系統(tǒng)的效率比較

　　此外，電路板版圖也得到大大簡化，因為消除了驅(qū)動器IC與FET中的所有連接路徑，并將二者更高效地集成到一個單芯片中(見圖4)。

圖4  基于最新發(fā)布的驅(qū)動器＋FET MCM的4相降壓轉(zhuǎn)換器電路

    4 縮短元件選擇與驗證時間

　　假設(shè)按照OEM標(biāo)準(zhǔn)，每種器件至少要由兩家供應(yīng)商提供，對于有1個高壓側(cè)FET和2個低壓側(cè)FET的典型升壓轉(zhuǎn)換器而言，電腦制造商總共需要驗證6個部件編號。這不僅包括元件工程師驗證6個部件編號的工作量，而且還包括采購人員確認這6個部件編號不存在連續(xù)供應(yīng)問題所花費的時間。

　　5 降低總體擁有成本 (TCO)

　　日益流行的驅(qū)動器+FET型MCM在性能及總體上擁有成本(TCO)方面的很多優(yōu)勢。TCO包括使用一個特定方案(分立或MCM式)來完成某個應(yīng)用的設(shè)計與制造的所有相關(guān)成本，這些成本包含但不限于下列內(nèi)容：

　　● 總體材料清單(BOM)成本，包括元件成本、PCB成本等。

　　● 與工程設(shè)計時間相關(guān)的成本。

　　● 多個部件編號驗證過程產(chǎn)生的成本。

　　● 由于裝配過程中生產(chǎn)能力的影響，以及取放和測試多個器件所需設(shè)備時間帶來的成本。

　　● 由于設(shè)計和驗證延遲導(dǎo)致錯過原定推出日期而產(chǎn)生的時機成本。

　　電腦制造商更快地意識到并判斷出，從分立式方法到驅(qū)動器+FET型MCM解決方案，可節(jié)省相應(yīng)的TCO，并從而獲得市場競爭優(yōu)勢。

　　展望未來

　　要讓基于DrMOS標(biāo)準(zhǔn)的驅(qū)動器+FET型MCM在臺式電腦和服務(wù)器等主流應(yīng)用中獲得全面的運用，業(yè)界應(yīng)該如何發(fā)展？

　　除了英特爾DrMOS規(guī)范這樣的公共標(biāo)準(zhǔn)之外，加快市場采納的關(guān)鍵在于提供更豐富的產(chǎn)品，并必需推出具有不同性價比組合的多種驅(qū)動器+FET MCM產(chǎn)品。這一理念可讓設(shè)計人員實現(xiàn)適當(dāng)?shù)男詢r平衡；把頂級性能的驅(qū)動器+FET 型MCM 用于服務(wù)器處理器核心的 120A、四相DC/DC轉(zhuǎn)換器，將可獲得更高的性能，但對一個臺式PC的1.5V DDR降壓轉(zhuǎn)換器來說就過于昂貴。而產(chǎn)品供應(yīng)的多樣化正是市場廣泛采納該產(chǎn)品的關(guān)鍵所在。

　　飛兆半導(dǎo)體正在開發(fā)多種集成式DrMOS模塊產(chǎn)品系列，其中每一款產(chǎn)品都針對特定應(yīng)用具有不同的性價比組合。這個理念可讓設(shè)計人員實現(xiàn)正確的性價平衡。隨著DrMOS模塊產(chǎn)品組合已在2007年推出，計算機應(yīng)用正在改變功率轉(zhuǎn)換管理方式，這標(biāo)志著驅(qū)動器+FET多芯片模塊終于迎來了“真正的”曙光。