一、半導(dǎo)體產(chǎn)業(yè)生態(tài)環(huán)境

    半導(dǎo)體產(chǎn)業(yè)誕生于上世紀(jì)70年代，當(dāng)時(shí)主要受兩大因素驅(qū)動(dòng)：一是為計(jì)算機(jī)行業(yè)提供更符合成本效益的存儲(chǔ)器；二是為滿足企業(yè)開發(fā)具備特定功能的新產(chǎn)品而快速生產(chǎn)的專用集成電路。

    到了80年代，系統(tǒng)規(guī)范牢牢地掌握在系統(tǒng)集成商手中。存儲(chǔ)器件每3年更新一次半導(dǎo)體技術(shù)，并隨即被邏輯器件制造商采用。

    在90年代，邏輯器件集成電路制造商加速引進(jìn)新技術(shù)，以每2年一代的速度更新，緊跟在內(nèi)存廠商之后。技術(shù)進(jìn)步和產(chǎn)品性能增強(qiáng)之間不尋常的強(qiáng)相關(guān)性，使得相當(dāng)一部分系統(tǒng)性能和利潤的控制權(quán)轉(zhuǎn)至集成電路（IC）制造商中。他們利用這種力量的新平衡，使整個(gè)半導(dǎo)體行業(yè)收入在此期間年均增速達(dá)到17%.

    21世紀(jì)的前十年，半導(dǎo)體行業(yè)全新的生態(tài)環(huán)境已經(jīng)形成：

    一是每2年更新一代的半導(dǎo)體技術(shù)，導(dǎo)致集成電路和數(shù)以百萬計(jì)的晶體管得以高效率、低成本地生產(chǎn)，從而在一個(gè)芯片上或同一封裝中，可以以較低的成本整合極為復(fù)雜的系統(tǒng)。此外，封裝技術(shù)的進(jìn)步使得我們可以在同一封裝中放置多個(gè)芯片。這類器件被定義為系統(tǒng)級(jí)芯片（system on chip,SOC）和系統(tǒng)級(jí)封裝（system in package, SIP）。

    二是集成電路晶圓代工商能夠重新以非常有吸引力的成本提供“新一代專用集成電路”,這催生出一個(gè)非常有利可圖的行業(yè)--集成電路設(shè)計(jì)。

    三是集成電路高端設(shè)備的進(jìn)步帶動(dòng)了相鄰技術(shù)領(lǐng)域的發(fā)展，大大降低了平板顯示器、微機(jī)電系統(tǒng)傳感器、無線電設(shè)備和無源器件等設(shè)備的成本。在此條件下，系統(tǒng)集成商再次控制了系統(tǒng)設(shè)計(jì)和產(chǎn)品集成。

    四是互聯(lián)網(wǎng)應(yīng)用和移動(dòng)智能終端的崛起，帶動(dòng)了光纖電纜的廣泛部署和多種無線技術(shù)的發(fā)展，實(shí)現(xiàn)前所未有的全球移動(dòng)互聯(lián)。這個(gè)生態(tài)系統(tǒng)創(chuàng)造了“物聯(lián)網(wǎng)”這一新興的市場(chǎng)，而創(chuàng)新的產(chǎn)品制造商、電信公司、數(shù)據(jù)和信息分銷商以及內(nèi)容提供商正在爭(zhēng)奪該市場(chǎng)的主導(dǎo)權(quán)。

    半導(dǎo)體是上述所有應(yīng)用的基石，所有的創(chuàng)新離不開半導(dǎo)體產(chǎn)業(yè)的支持。

    二、全球半導(dǎo)體技術(shù)發(fā)展路線

    上世紀(jì)60年代后期，硅柵自對(duì)準(zhǔn)工藝的發(fā)明奠定了半導(dǎo)體規(guī)格的根基。摩爾1965年提出的晶體管每兩年一次的更新?lián)Q代的“摩爾定律”,以及丹納德1975年提出的“丹納德定律”,促進(jìn)了半導(dǎo)體產(chǎn)業(yè)的成長，一直到21世紀(jì)初，這是傳統(tǒng)幾何尺寸的按比例縮小（Classical Geometrically Driven Scaling）時(shí)代。進(jìn)入等效按比例縮�。‥quivalent Scaling）時(shí)代的基礎(chǔ)是應(yīng)變硅、高介電金屬閘極、多柵晶體管、化合物半導(dǎo)體等技術(shù)，這些技術(shù)的實(shí)現(xiàn)支持了過去十年半導(dǎo)體產(chǎn)業(yè)的發(fā)展，并將持續(xù)支持未來產(chǎn)業(yè)的發(fā)展。

    （一）器件

    信息處理技術(shù)正在推動(dòng)半導(dǎo)體產(chǎn)業(yè)進(jìn)入更寬廣的應(yīng)用領(lǐng)域，器件成本和性能將繼續(xù)與互補(bǔ)金屬氧化物半導(dǎo)體（Complementary Metal-Oxide-Semiconductor Transistor, CMOS）的維度和功能擴(kuò)展密切相關(guān)。

    應(yīng)變硅、高介電金屬閘極、多柵晶體管現(xiàn)已廣泛應(yīng)用于集成電路的制造，進(jìn)一步提升器件性能的重點(diǎn)將在III-V族元素材料和鍺。與硅器件相比，這些材料將使器件具有更高的遷移率。為了利用完善的硅平臺(tái)的優(yōu)勢(shì)，預(yù)計(jì)新的高遷移率材料將在硅基質(zhì)上外延附生。

    2D Scaling最終將在2013國際半導(dǎo)體技術(shù)路線圖（ITRS）期間達(dá)到其基本限制，無論是邏輯器件還是存儲(chǔ)器件正在探索如何使用垂直維度（3D）。3D設(shè)備架構(gòu)和低功率器件的結(jié)合將開啟“3D 能耗規(guī)�；�（Power Scaling）”時(shí)代，單位面積上晶體管數(shù)量的增加將最終通過多層堆疊晶體管來實(shí)現(xiàn)。

    遺憾的是，互連方面沒有新的突破，因?yàn)樯袩o可行的材料具有比銅更低的電阻率。然而，處理碳納米管、石墨烯組合物等無邊包裹材料（edgeless wrapped materials）方面的進(jìn)展為“彈道導(dǎo)體”（ballistic conductor）的發(fā)展提供基礎(chǔ)保障，這可能將在未來十年內(nèi)出現(xiàn)。

    多芯片的三維封裝對(duì)于減少互聯(lián)電阻提供了可能的途徑，主要是通過增加導(dǎo)線截面（垂直）和減少每個(gè)互連路徑的長度。

    然而，CMOS或目前正在研究的等效裝置（equivalent device）的橫向維度擴(kuò)展最終將達(dá)到極限。未來半導(dǎo)體產(chǎn)品新機(jī)會(huì)在于：一是通過新技術(shù)的異構(gòu)集成，擴(kuò)展CMOS平臺(tái)的功能；二是開發(fā)支持新一代信息處理范式的設(shè)備。

    （二）系統(tǒng)集成

    系統(tǒng)集成已從以數(shù)據(jù)運(yùn)算、個(gè)人電腦為中心的模式轉(zhuǎn)變?yōu)楦叨榷鄻踊�的移�?dòng)通信模式。集成電路設(shè)計(jì)正從以性能驅(qū)動(dòng)為目標(biāo)向以低耗驅(qū)動(dòng)為目標(biāo)轉(zhuǎn)變，使得多種技術(shù)在有限空間內(nèi)（如GPS、電話、平板電腦、手機(jī)等）可以異構(gòu)集成，從而徹底改變了半導(dǎo)體產(chǎn)業(yè)。簡(jiǎn)言之，過去，性能是獨(dú)一無二的目標(biāo)；而今，最小化功耗的目標(biāo)引領(lǐng)集成電路設(shè)計(jì)。

    系統(tǒng)級(jí)芯片和系統(tǒng)級(jí)封裝的產(chǎn)品已成為半導(dǎo)體產(chǎn)業(yè)的主要驅(qū)動(dòng)力。過去的幾年，智能手機(jī)和平板電腦的產(chǎn)量已經(jīng)超過微處理器的產(chǎn)量。異構(gòu)集成的基礎(chǔ)依賴于“延伸摩爾”（More Moore, MM）設(shè)備與“超越摩爾”（More than Moore, MtM）元素的集成。

    舉例來說，目前，微機(jī)電系統(tǒng)（MEMS）設(shè)備被集成到汽車、視頻投影儀、平板電腦、智能手機(jī)和游戲平臺(tái)等各種類型系統(tǒng)中。一般情況下，MEMS設(shè)備為系統(tǒng)添加了有用的功能，增強(qiáng)系統(tǒng)的核心功能。例如，智能手機(jī)上的MEMS加速度計(jì)可檢測(cè)手機(jī)的垂直方向，并旋轉(zhuǎn)圖像顯示在屏幕上。通過MEMS引入的附加功能改善了用戶界面，但手機(jī)沒有它仍然可以運(yùn)行。相比之下，如果沒有MEMS設(shè)備，基于數(shù)字光投影技術(shù)（digital light projector, DLP）的錄像機(jī)和噴墨打印機(jī)將無法正常工作。多模傳感技術(shù)也已成為移動(dòng)設(shè)備的組成部分，成為物聯(lián)網(wǎng)的關(guān)鍵推動(dòng)力量。

    數(shù)字型數(shù)據(jù)（digital data）和連接技術(shù)的迅速進(jìn)步為醫(yī)療服務(wù)帶來變革。硅、微機(jī)電系統(tǒng)和光學(xué)傳感技術(shù)正在使這一革命成為可能。

    移動(dòng)手機(jī)已經(jīng)可以提供大量的健康信息。加速度計(jì)可以跟蹤運(yùn)動(dòng)和睡眠，當(dāng)用戶觸摸手機(jī)時(shí)，內(nèi)置光傳感器可以感知心臟速率。在手機(jī)的攝像頭可以被用于不同的目的，比如檢查食品的卡路里含量，或基于人臉表情識(shí)別自己的情緒。廣泛的手機(jī)應(yīng)用已經(jīng)發(fā)展到能夠分析這些數(shù)據(jù)，并用易于理解和操作的方式反饋給消費(fèi)者。

    綜觀未來7-15年（到2020年以后）設(shè)備和系統(tǒng)的發(fā)展，基于全新原理的設(shè)備將支持全新的架構(gòu)。例如，自旋波設(shè)備（spin wave device, SWD）是一種磁邏輯器件，利用集體旋轉(zhuǎn)振蕩（自旋波）進(jìn)行信息傳輸和處理。自旋波設(shè)備將輸入電壓信號(hào)轉(zhuǎn)換成的自旋波，計(jì)算自旋波，將自旋波輸出轉(zhuǎn)換成電壓信號(hào)。在一個(gè)單核心結(jié)構(gòu)中，對(duì)多重頻率的大規(guī)模并行數(shù)據(jù)處理能通過開辟每個(gè)頻率為不同的信息通道，以非常低的功率來進(jìn)行。此外，一些新設(shè)備推動(dòng)新架構(gòu)的創(chuàng)造。例如，存儲(chǔ)級(jí)存儲(chǔ)器（storage-class memory,SCM）是一種結(jié)合固態(tài)存儲(chǔ)器（高性能和魯棒性）、歸檔功能和常規(guī)硬盤磁存儲(chǔ)的低成本優(yōu)點(diǎn)的設(shè)備。這樣一個(gè)設(shè)備需要一個(gè)非易失性存儲(chǔ)器（nonvolatile memory,NVM）技術(shù)，能以一個(gè)非常低的成本制造每比特儲(chǔ)存空間。

    （三）制造

    受維度擴(kuò)展的驅(qū)動(dòng)，集成電路制造的精度將在未來15年內(nèi)達(dá)到幾納米級(jí)別。運(yùn)用任何技術(shù)測(cè)量晶片上的物理特性已經(jīng)變得越來越困難，通過關(guān)聯(lián)工藝參數(shù)和設(shè)備參數(shù)將基本實(shí)現(xiàn)這個(gè)任務(wù)。通過控制設(shè)備穩(wěn)定性和工藝重現(xiàn)性，對(duì)特征尺寸等過程參數(shù)的精確控制已經(jīng)能夠完成。

    晶圓廠正在持續(xù)地受數(shù)據(jù)驅(qū)動(dòng)，數(shù)據(jù)量、通信速度、數(shù)據(jù)質(zhì)量、可用性等方面的要求被理解和量化。晶圓片由300毫米向450毫米轉(zhuǎn)型面臨挑戰(zhàn)。應(yīng)著眼于對(duì)300毫米和450毫米共性技術(shù)的開發(fā)，450毫米技術(shù)的晶圓廠將因適用300毫米晶圓片的改進(jìn)技術(shù)而受益。

    系統(tǒng)級(jí)芯片和系統(tǒng)級(jí)封裝集成將持續(xù)升溫。集成度的提高推動(dòng)測(cè)試解決方案的重新整合，以保持測(cè)試成本和產(chǎn)品質(zhì)量規(guī)格。優(yōu)化的測(cè)試解決方案可能需要訪問和測(cè)試嵌入式模塊和內(nèi)核。提供用于多芯片封裝的高品質(zhì)晶粒的已知好芯片（KGD）技術(shù)也變得非常重要，并成為測(cè)試技術(shù)和成本折中的重要部分。

    三、重大挑戰(zhàn)

    （一）短期挑戰(zhàn)（現(xiàn)在到2020年）：性能提升

    1、邏輯器件

    平面型互補(bǔ)金屬氧化物半導(dǎo)體（CMOS）的傳統(tǒng)擴(kuò)展路徑將面臨性能和功耗方面的嚴(yán)峻挑戰(zhàn)。

    盡管有高介電金屬閘極（high-k/metalgate,HKMG）的引入，等效柵氧化層厚度（equivalent gate oxide thickness,EOT）的減少在短期內(nèi)仍具有挑戰(zhàn)性。高介電材料集成，同時(shí)限制由于帶隙變窄導(dǎo)致的柵極隧穿電流增加，也將面臨挑戰(zhàn)。完整的柵極堆疊材料系統(tǒng)需要優(yōu)化，以獲取最佳的器件特性（功率和性能）和降低成本。

    新器件結(jié)構(gòu)，如多柵金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（MOSFETs）和超薄全耗盡型絕緣層上硅（FD-SOI）將出現(xiàn)，一個(gè)極具挑戰(zhàn)性的問題是這些超薄金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（MOSFETs）的厚度控制。解決這些問題應(yīng)與電路設(shè)計(jì)和系統(tǒng)架構(gòu)的改進(jìn)并行進(jìn)行。
　　一些高遷移率材料，如鍺和III-V族元素已被認(rèn)為是對(duì)CMOS邏輯應(yīng)用中硅通道的升級(jí)或替換。具有低體陷阱和低電能漏損，非釘扎費(fèi)米能級(jí)（unpinned Fermi level）、低歐姆接觸電阻的高介電金屬柵極介質(zhì)是面臨的主要挑戰(zhàn)。

    2、存儲(chǔ)器件

    動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DRAM）的挑戰(zhàn)在于，在特征尺寸減少、高介電介質(zhì)應(yīng)用、低漏電存取器件設(shè)計(jì)，以及用于位線和字線的低電阻率材料條件下，具有合適的存儲(chǔ)電容。為了增加位元密度和降低生產(chǎn)成本，4F型單元的驅(qū)動(dòng)器需要高縱橫比和非平面晶體管結(jié)構(gòu)。

    閃存已成為關(guān)鍵尺寸縮放、材料和加工（光刻、腐蝕等）技術(shù)等前端工藝（Front End Of Line, FEOL）技術(shù)的新驅(qū)動(dòng)力。短期內(nèi)，閃存密度的持續(xù)發(fā)展依賴于隧道氧化層（Tunnel Oxide）的厚度變薄以及電介質(zhì)集成度。

    為了保證電荷維持和耐久的要求，引進(jìn)高介電材料將是必要的。超過256 GB的3-D NAND閃存維持性價(jià)比的同時(shí)保證多層單元（Multi Level Cell, MLC）和一定的可靠性能，仍然是一個(gè)艱巨的挑戰(zhàn)。新的挑戰(zhàn)還包括新內(nèi)存類型制造的演進(jìn)，以及新的存儲(chǔ)器概念，比如磁性隨機(jī)存取存儲(chǔ)器（MRAM）、相變存儲(chǔ)器（PCM）、電阻式隨機(jī)存取存儲(chǔ)器（ReRAM）和鐵電式隨機(jī)存取存儲(chǔ)器（FeRAM）。